～ VGA液晶パネル用スキャンコンバータ「回路の説明 (2 / 3)」～

スキャンコンバータ回路の説明 (Page 2 / 3)

２．続いて映像・倍速変換部その１・・・

まずは A/D変換に MB40576、ラインメモリにμPD42101Cを使用した例をご紹介しよう。
MB40576は富士通製の 6Bit 20Mspsのフラッシュ型 A/Dコンバータ、μPD42101Cは NEC製の 8Bit×910Word ラインメモリだ。　何れも DIPパッケージで扱いやすい ICだが、残念ながら既に廃品種になってしまっている。
尚、今回使った部品で 特殊と思われる ものについてはまとめてこの後の項目今回使用した特殊な部品たちでご紹介するので、併せてご覧いただきたいと思う。

さて、今回のブロック図を書いてみると下記のようになる。
今回液晶パネルの分解能は各色 6Bit、ラインメモリは 1個あたり 8Bitと中途半端な組合せなので、用途によってはラインメモリをケチれるよう配線を工夫してみた。　基本は RGB=565(Gのみ6Bit)とし、出力ラッチの手前に設けたジャンパーピンで RとBの最下位ビットの接続を変更できるようにしてある。　RGB=565なら 6万5千色しか表現できないかわり、合計16Bitでラインメモリは 2個しか必要としない。　もし RGB=666(26万色)にしたい場合は、ソケットにメモリを追加してジャンパーピンを変更するだけで OKだ。

■ ビデオアンプとクランプ回路
入力された RGB映像信号は、まず半固定抵抗で個別にレベル調整された後、ビデオアンプで A/Dコンバータの要求する入力レベルまで増幅している。　今回使った MB40576は約 1Vppの入力でフルスケールとなるので、入力信号レベル 0.7Vpp＋VRによる調整余裕を加味して約2倍のゲインを持たせることにした。　また、映像信号系は AC結合による増幅となるので、この後に映像信号のいちばん低い部分のレベルを揃えるため、トランジスタ 1石による クランプ回路 を挿入している。　ビデオアンプはトランジスタ 2石直結の一般的な構成だが、 2段目にNPNトランジスタを使って吸い込み側のドライブ能力を高め、クランプが確実にかかるように配慮している。

■ A/Dコンバータ
今回使った MB40576は、フラッシュ型 A/Dコンバータということで内部構造は単純明快である。　基準電圧を抵抗で分割したポイントに、コンパレーター(電圧比較器)がずらっと 63個並んでいて、入力された電圧がそのまま 64段階のディジタル信号に変換されるという訳だ。　入力信号以外に与えるものは、基準電圧とクロックだけで済んでしまう。
この ICの基準電圧は、高電圧側(VRT)は 5V、低電圧側(VRB)は 4Vとなっており、その差 1Vが入力信号レンジとなる。　 VRTは 5Vとなので、これは必然的に A.Vccに直結となる。　今回は VRBを標準の 4Vから少し可変できるようにして、これを画像調整用として使っている。
尚、VRBは信号のいちばん低い部分のレベルでもあるので、先ほどのクランプ回路の基準にする電圧はここからレベルシフタを通して作るようにしてみた。

あと、A/Dコンバータの実装上の注意点を少々・・・
アナログ電源とディジタル電源は分離すべし。　但し両者に電位差を生じさせてはいけない。
こんな理不尽な言葉を耳にされたことはないだろうか？
大抵の A/Dは A.Vccと D.Vccが、場合によっては A.GNDと D.GNDも別になっていたりするが、ノイズの混入防止という意味からは完全に別系統の電源ルートにすることが望ましい。　しかし、同一 ICチップの中で電源に大きな電位差が生じると、普段は導通する事のない潜在的な 寄生PN接合 が導通して異常電流が流れ、ラッチアップ という怖い現象を招く恐れがある。
全ての品種でこういう危険性が存在する訳ではないが、A.Vccが別にあるからといって LCフィルタをわざわざ入れたりせず、電源ラインの引き回しとパスコンを別にしてやる位で十分でしょう。　あとは基準電圧にノイズが乗らないようにさえしてやれば、実用上は全く問題ないはずだ。
最後に GNDの引き回しだが、事実上 A/Dコンバータの GNDがこの装置内の全アナログ回路の基準となってしまう。　したがって A/Dの GNDを太めのラインで配線しやすいポイントまで持って行き、その地点を A.GNDの基準として扱うのが良いだろう。

■ ラインメモリと出力ラッチ
ラインメモリは FIFO(First In First Out)メモリと呼ばれることもあり、書き込み側と読み出し側がそれぞれ順送りではあるが 非同期 でアクセスできる便利なメモリだ。
読み書きの制御はクロック信号で行われ、それぞれ L→Hに立ち上がる毎に 1Wordずつ順に書き込みまたは読み出しが行われる。　 1ラインの最後まで到達したらリセット信号を与えて再度最初に戻し、次のラインに備えることになる。
今回使ったμPD42101Cは 8Bit×910Wordの容量があるが、前半 800Wordのみを使って処理を行っている。　読み出しは書き込みの倍速で行われるので、一巡目の読み出しは正確に言うと前回書き込んだラインを読んでいることになるんですけどネ・・・
最後に読み出し側と同じクロックでデータを D-FFにラッチすれば完了だ。　今回はラインメモリ 2個の 16Bit COLORでも対応できるようにしたので RとBの最下位ビットをジャンパーピンに配線し、処理を選択可能にしている。
尚、μPD42101Cには書き込み側読み出し側それぞれのサイクルタイムによって -1、-2、-3の分類が存在し、-3が最も高速となっている。　今回の用途では -2または -3が必要だ。

さて、上記を実際に組み上げてみるとこんな感じになる。
今回はアナログ回路の部品点数もかなり多く、色数を増やすためにとラインメモリを 3本に増設できるようソケットとジャンパーピンも付けたため、少々基板のスペースが苦しくなっている。
この例でも銅箔テープを多用した GND処理を行っており、ICソケットの内側にGNDラインを通してそこにパスコンを取り付けるという少々苦しい技も使っている (^^;;
ケースの長手方向にはまだスペースはあるので、もっと大きめの基板を使う方が楽かもネ。

■ 資料はこちら

基板拡大イメージ　裏面　回路図

	トップメニューへ
	スキャンコンバータメニューへ
	前のページへ
	回路説明「映像・倍速変換部２」へ